Rare Metals 中科院微电子所殷华湘：基于3nmHf0.5Zr0.5O2铁电薄膜CMOS FinFET器件和电路性能提升

     2024年05月17日

基于3nm Hf0.5Zr0.5O2铁电薄膜的CMOS FinFET器件和电路性能提升

张兆浩，罗艳娜，许高博，姚佳欣，吴振华，赵鸿滨，张青竹*，殷华湘*，罗军，王文武，屠海令

中国科学院微电子研究所

中国科学院大学集成电路学院

北京有色金属研究总院智能传感功能材料国家重点实验室

 

【文献链接】

Zhang, ZH., Luo, YN., Xu, GB. et al. Performance improvements in complementary metal oxide semiconductor devices and circuits based on fin field-effect transistors using 3-nm ferroelectric Hf0.5Zr0.5O2. Rare Met. (2024).

https://doi.org/10.1007/s12598-024-02674-0

 

【背景介绍】

由于铁电（Fe）栅介质的铁电场效应晶体管（FeFET）可以诱导出负电容效应且通过材料介电常数提升来获得更强的栅控作用，因而在器件开关中具有超陡的亚阈值摆幅（SS），有望实现超低功耗集成电路应用。其中，基于铪（Hf）基高k介质进行元素掺杂（锆（Zr）、硅（Si）、镧（La）等）的Fe材料由于可以在较薄尺寸（<20nm）下获得稳定铁电性并具有较高的CMOS兼容性从而近来获得较多关注。目前，研究人员已经报道了通过集成铪锆氧（HZO）薄膜所形成的FeFET技术，获得了较明显的负电容效应，如负漏极诱导势垒降低（N-DIBL）、负差分电阻（NDR）、突破玻尔兹曼极限的超陡亚阈值斜率（<60mV/dec）等，进而促使器件性能得到显著提升。然而，由于在先进CMOS技术节点中存在栅堆叠层需小于5nm的厚度限制，并且现有小于5nm的超薄HZO薄膜表现出明显的铁电性退化现象，因此基于超薄常规HZO 薄膜的Fe-FinFET器件性能难以获得提升，这阻碍了FeFET在先进CMOS逻辑器件及电路中的应用。

 

【文章亮点】

1.提出并实现了一种通过Al掺杂技术提升超薄3 nm HZO薄膜铁电性的技术;

2.通过TiALC盖帽层方案将Al掺杂集成到HZO栅介质Fe-FinFET器件中，在较低操作电压下获得器件性能提升。

3.完成了基于Al掺杂技术的Fe-FinFET环振电路制备，实现振荡频率提升19.9%。

 

【内容简介】

日前，中国科学院微电子研究所殷华湘研究员课题组在Rare Metals上发表了题为“Performance Improvements in CMOS Devices and Circuits Based on FinFETs using 3-nm Ferroelectric Hf0.5Zr0.5O2”的研究文章， 通过Al掺杂技术获得3 nm HZO薄膜铁电性提升，进一步成功地将该技术集成到在先进的FinFET中，获得明显器件特性增强，并实现基于该器件的环振电路频率提升。

研究人员提出一种通过Al掺杂技术提升超薄3nm HZO薄膜铁电性的方案，并通过TiAlC金属栅功函数盖帽层扩散方法实现该技术在先进CMOS FinFET器件中的集成，进一步完成基于该器件的环振电路设计与制备。由于Al掺杂3nm HZO铁电性的增强，该研究工作在较低操作电压下获得FinFET驱动电流增加，并在55阶环振电路上实现了19.9%的振荡频率提升。 

 

【图文解析】

图1 （a）基于Al掺杂HZO栅介质Fe薄膜的FinFET器件制造工艺流程；（b）n型和p型FinFET栅极堆叠层结构示意图。（c）基于Al掺杂3nm超薄HZO栅介质的p型Fe-FinFET的器件示意图、（d）栅堆叠结构投射电镜图以及 （e、f）能量色散X射线光谱图像；（g）Al掺杂3nm HZO 薄膜XPS分析结果以及（h，i）PUND铁电测试结果；（j）Al掺杂HZO性能提升机制。

上述结果表明，通过HZO薄膜上淀积TiAlC金属栅盖帽层，Al元素可以有效扩散至下层HZO薄膜，从而在先进FinFET器件上实现Al掺杂HZO的Fe栅介质薄膜集成。相比于传统HZO技术，研究工作在Al掺杂HZO铁电薄膜上获得~20%的剩余极化强度提升。

图2 基于传统HfO2和Al掺杂HZO栅介质薄膜的 (a) p型FinFET的转移特性(IDS-VGS)曲线与(b) 不同漏极电压下提取的阈值电压(VT)，(c) n型FinFET的IDS-VGS曲线与(d) 不同漏极电压下提取的VT，和（e）p型以及(f) n型FinFET的输出特性(IDS-VDS)曲线，以及相应的(g) p型以及(h) n型FinFET在不同栅极电压下提取的电导(GDS)。

上述结果表明，通过在FinFET上集成Al掺杂的超薄HZO栅介质薄膜，由于铁电性增强，可在Fe-FinFET上成功诱导出明显的N-DIBL以及NDR效应，进而在器件亚阈值开关区域内，通过较低的电压获得驱动电流的相对提升。

图3 (a)传统HfO2以及Al掺杂HZO栅介质FinFET的(a) DIBL以及(b)SS分布曲线; (c) VDS＝0.8V以及VDS＝0.4V条件下，相应晶体管的ION-IOFF分布图。

上述结果表明，相比HfO2栅介质的传统FinFET器件， Al掺杂HZO基Fe-FinFET器件具有明显的N-DIBL效应，以及较小的SS，使其短沟道效应抑制能力得到提升，可在在较低操作电压（0.4V）的相同驱动电流下降低晶体管关断电流约1个量级，从而实现器件性能的显著提升。

图4 (a)传统HfO2和Al掺杂HZO栅介质FinFET的反相器的(a)电压传输曲线以及(b)增益曲线；(c) 55阶环形振荡器(RO)的光学图像。(d)传统HfO2和Al掺杂HZO栅介质FinFET的55级环形振荡器输出波形。

上述结果表明，相比HfO2栅介质的传统FinFET器件，Al掺杂HZO栅介质的Fe-FinFET电路在较低的工作电压下具有相对性能优势，表现出更大的反相器增益以及~19%的环振频率提升。

 

【全文小结】

1.通过Al掺杂技术可以提升3nm超薄HZO薄膜铁电性;

2.基于Al掺杂HZO栅介质的FinFET器件在较小的操作电压下具有更高驱动电流。

3.基于Al掺杂Fe-FinFET电路在较小操作电压下具有~19%的环振频率提升。

 

【作者简介】

殷华湘，男， 中国科学院微电子研究所研究员，先导工艺研发中心副主任，院级海外人才引进，博士生导师，国科大岗位教授。长期从事半导体器件与工艺技术研究，先后主持和参与过国家重大专项、重点研究计划、自然科学基金重大/重点、中科院先导专项等多项重要科研课题，在集成电路22-14纳米高k金属栅工艺、14纳米FinFET、3纳米GAA-FET及铁电新原理器件集成中取得了系列创新成果，关键技术成功向国内重点企业转移。在IEEE EDL、TED和IEDM等国际微电子器件领域知名杂志和学会上发表60多篇论文，并取得126件中国和美国的发明专利授权，同时获得国家、中科院、北京市等4项国家、省部级科研奖励。

张青竹, 中国科学院微电子研究所先导工艺研发中心（十室）副研究员，北京市科技新星，中国科学院青年促进会会员。主要从事先进集成电路器件与硅纳米线传感器研究，发表学术论文80余篇。申请/授权中国专利 82项/19项，美国专利12项/5项，以项目/课题负责人承担了中国科学院战略性先导科技专项，国家自然基金青年基金、北京市科技新星计划、中科院“青年促进会”等项目